设计好的芯片电路版图，先制作成掩膜版；
光刻机以掩膜版为 “底片”，把数十亿个晶体管图案复刻到涂胶晶圆上；
配合刻蚀、离子注入等工序，一层一层堆叠，最终形成完整芯片。
一颗芯片 = 几十层电路 → 对应几十套不同掩膜版，先进制程层数更多。二、行业权重 & 价值
成本占比
晶圆制造材料中，掩膜版占比约12%~15%，仅次于光刻胶、特种气体，属于高价值耗材。
先进 EUV 制程单套掩膜版成本可达千万美元级别，是芯片成本重要组成。
技术壁垒（卡脖子环节）
精度直接决定芯片制程：5nm/3nm 先进节点，对掩膜版平整度、缺陷、镀膜要求达到原子级；
全球高端市场高度集中，海外寡头垄断，国产化难度极高，也是半导体自主化重点攻坚方向。
产能瓶颈
当前全球掩膜版产能紧张、设备扩产周期极长，掩膜版产能不足已成为全球芯片扩产的约束项之一。
三、按制程区分重要性
成熟制程（28nm 及以上）：用量大、刚需，侧重量产交付，是封测、功率半导体、MCU 必备；
先进制程（7/5/3nm+EUV）：战略级核心，技术门槛、单价、壁垒全球最高，直接决定高端 AI 芯片、旗舰 SoC 能否量产。
作者声明： 本文转载自第三方，旨在提供资讯参考，并非证券推荐或投资建议。作者对内容的真实性、准确性不承担保证责任。本文不构成任何投资建议或证券推荐。截至发文日，作者与文中提及的标的不存在持仓关系。